以下のハイライト表示されたフィールドに入力された値に、無効な文字が含まれています。有効な文字のみを使用して選択内容を変更してください。

製品が検索に完全に一致しない場合があります

この製品を以前に購入しました。 注文履歴で表示

 
 

ALLIANCE MEMORY AS4C512M16D3LA-10BCN

DRAM, DDR3L, 8 Gbit, 512M x 16ビット, 933 MHz, FBGA, 96 ピン

ALLIANCE MEMORY AS4C512M16D3LA-10BCN

画像は説明用のイメージです。製品説明をご参照ください。

メーカー 部品番号:
AS4C512M16D3LA-10BCN
ご注文 コード:
4260982
  • 上記のテキストボックスにカスタム品番を入力してください
  • 最多の部品番号が追加されました。
    古い項目を削除して新しい項目を追加する。

保存された品番

Part Number Saved

製品 範囲
-
ECAD / MCAD
Supply Frame Models Link
すべての技術資料を表示する

製品概要

AS4C512M16D3LA-10BCN is a 8Gbit DDR3L SDRAM. Read and write operations to the DDR3 SDRAM are burst-oriented, start at a selected location, and continue for a burst length of four or eight in a programmed sequence. Operation begins with the registration of an Active command, which is then followed by a Read or Write command. The address bits registered coincident with the Active command are used to select the bank and row to be accessed (BA0-BA2 select the bank; A0-A15 select the row). The address bits registered coincident with the Read or Write command are used to select the starting column location for the burst operation, determine if the auto precharge command is to be issued (via A10/AP), and select BC4 or BL8 mode “on the fly” (via A12) if enabled in the mode register.
  • Double-data-rate architecture; two data transfers per clock cycle, 933MHz maximum clock
  • The high-speed data transfer is realized by the 8bits prefetch pipelined architecture
  • DQS is edge-aligned with data for READs; center-aligned with data for WRITEs
  • Differential clock inputs (CK and active-low CK), SRT range : normal/extended
  • DLL aligns DQ and DQS transitions with CK transitions, eight internal banks for concurrent operation
  • Commands entered on each positive CK edge; data and data mask referenced to both edges of DQS
  • On-die termination (ODT) for better signal quality, synchronous, dynamic, asynchronous ODT
  • Multi purpose register (MPR) for pre-defined pattern read out, 1866Mbps data rate
  • ZQ calibration for DQ drive and ODT, programmable output driver impedance control
  • 96-ball FBGA package, commercial temperature range from 0°C to 95°C

製品情報

類似製品をご覧になられますか? 下記の必要な属性を選択し、ボタンをクリックしてください ×


:
DDR3L

:
8Gbit

:
512M x 16ビット

:
933MHz

:
FBGA

:
96ピン

:
1.35V

:
表面実装

:
0°C

:
95°C

:
-

類似製品を探す 上記の属性を選択、変更することにより、類似製品が検索できます。

技術文書 (1)

167 在庫あり さらに必要ですか?

167 当社 UK 倉庫から 3-4 営業日以内に配達

市場の状況により、納期は一般的な目安であり、都合により急遽変更される場合があります。

¥4,241.83 (¥4,666.01 消費税込み)

価格設定を利用できません。カスタマーサービスにお問い合わせしてください。

価格:
それぞれ
Multiple: 1 最小: 1
  • 1+
  • 5+
  • 10+
  • 25+
  • 50+
数量 価格 (消費税込み)
1+ ¥4,241.83 (¥4,666.01)
5+ ¥4,081.98 (¥4,490.18)
10+ ¥3,922.12 (¥4,314.33)
25+ ¥3,734.49 (¥4,107.94)
50+ ¥3,149.31 (¥3,464.24)
数量 価格 (消費税込み)

価格設定を利用できません。カスタマーサービスにお問い合わせしてください。

No longer stocked:: No Longer Manufactured::
買い物かごに入れる 買い物かごに入れる プレオーダー 制限された品目
行ノートを入力してください
合計金額:
合計金額: ( )
合計金額: --